snr roulements
CIRCUIT FOR MULTIPLYING RESOLUTION AND DETERMINING DIRECTION OF DISPLACEMENT - Patent EP0929795
a:link {color: #0000CC;}
a:visited {color: #335599;}
Login or Create Free Account
Search
Go to Advanced Search
Home |
Search Patents |
Data Services |
Help
div.disp_elm_value {background-color: #FFFFFF}
div.disp_elm_name {background-color: #FFFFFF}
div.disp_doc {background-color: #FFFFFF}
div.disp_elm_value2{background-color: #FFFFFF}
div.disp_elm_name2 {background-color: #FFFFFF}
.layout2
{
width: 100%;
margin-left: auto;
padding-top:5px;
margin-right:auto;
}
div.disp_doc
{
width:100%;
}
div.disp_elm_name
{
width: 14em;
}
div.disp_elm_value
{
float: none;
margin-left: 15em;
width: auto;
}
#googleadds
{
height: 100%;
padding-bottom: 60%;
}
#googleadds .leftAdds
{
float: left;
width: 400px;
margin-left: 25px;
}
#googleadds .rightAdds
{
float: left;
width: 20%;
}
Title:
CIRCUIT FOR MULTIPLYING RESOLUTION AND DETERMINING DIRECTION
OF DISPLACEMENT
Document Type and Number:
European Patent EP0929795
Kind Code:
B1
Link to this page:
http://www.freepatentsonline.com/EP0929795B1.html
Inventors:
Peilloud, Fernand (F-74540 Héry sur Alby, FR)
Bochet, Alain (192, route de Sacconges, Seynod, F-74600, FR)
Application Number:
EP19970919132
Filing Date:
09/19/1997
Publication Date:
11/19/2003
View Patent Images:
Images are available in PDF form when logged in. To view PDFs, Login or
Create Account (Free!)
Referenced by:
View patents that cite this patent
Export Citation:
Click for automatic bibliography generation
Assignee:
Snr, Roulements (1, rue des Usines, Annecy, F-74010, FR)
International Classes:
(IPC1-7): G01D5/244; G01P3/48; G01P13/04
Domestic Patent References:
EP0148518AEP0220547ARevolution measurement sensor circuit.EP0684455AInterpolation circuit
Foreign References:
DE1945206A
Attorney, Agent or Firm:
Ballot, Paul (Cabinet Ballot 122, rue Edouard Vaillant, Levallois-Perret Cedex, 92593, FR)
Claims:
1. Device for multiplying the resolution and determining the direction of movement of a speed and movement sensor, composed of a mobile, multi-polar, magnetic encoder, opposite at least two fixed analogue sensors, supplying sinusoidal signals of equal maximum amplitudes, centred on a same reference value, offset by π/2 electrical radians, characterised in that it comprises: means (3) for generating 2π sinusoidal signals (Si), of the same amplitude (A), of the same centring value as the signals supplied by the analogue sensors (1 and 2), offset by π/n with respect to one another, n being the positive whole number greater than or equal to 2; means (5) for analogue multiplexing the 2π signals (Si) providing a signal (S) composed by the succession of 2π portions of signals (Si) offset by π/n and whose amplitude is between two values: A * sin(-π/2n) and A*sin(π/2n); means (6) for entering the maximum envelope (E) of the 2n signals (Si) ; first (7) and second (10) generation means respectively (2m-1) thresholds (Li) and (-Li) and 2m thresholds (Lj) and (-Lj) for switching proportional to the envelope (E), m being a positive whole number chosen according to the final resolution desired; first (8) and second (11) means for signal comparison (S) with respectively each of the thresholds (Li), (-Li) and (Lj), (-Lj) issued from the first (7) and the second (10) generation means, supplying binary signals (Ai) and (Bj); first (9) and second (12) means of combining the binary signals (Ai) and (Bj) respectively supplying a signal (V1) and (V2), angularly offset by π/4m*n, each composed of 2m*n periods of angle π/m*n in the interval of a period (0.2π) of one or the other of the signals issued from the analogue sensors.
2. Device of claim 1, characterised in that the first means (7) of generating switching thresholds generate a series of (2m-1) first switching thresholds composed of thresholds (Li) defined by the formula: Li = E * tg{Ï€/2n * 2a/2m} and thresholds (-Li) symmetrical to the thresholds (Li) with respect to the reference value, m being a positive whole number chosen according to the final resolution desired, and a being a positive whole number including all values from 0 to (m-1) included.
3. Device of claims 1 and 2, characterised in that the first means (8) for signal comparison (S) with each of the (2m-1) thresholds (-Li) and (Li) issued from the first generation means (7), supply (2m-1) binary signals (Ai), from (Ai) to (A2m-1) respectively corresponding to the comparison of the signal (S) with each of the thresholds (-Li) and (Li) taken in ascending order from the threshold (-Li) of the lowest level to the threshold (Li) of the highest level, and which respectively take the value 0 when the instantaneous value of the signal (S) is lower than the comparison threshold considered, and the value 1 when this instantaneous value is respectively greater than this same threshold value.
4. Device of claims 1 to 3 characterised in that the first means (9) for combining binary signals (Ai) supplied by the first comparison means (8) are composed by a logic operator performing the Boolean operation: (A1 AND NOT A2) OR ... OR (A2m-3 AND NOT A2m-2). OR A2m-1 which supplies a high resolution output signal (V1) on a first output channel of the resolution multiplying device, composed of a series of 2m*n periods of a squared signal of π/(m*n) period length.
5. Device of claim 1, characterised in that the second means (10) for generating switching thresholds generate a series of 2m second switching thresholds, composed of thresholds (Lj) defined by the formula: Lj = E * tg{Ï€/2n * (2a+1)/2m}, and thresholds (-Lj) symmetrical to the thresholds (Lj) with respect to the reference value, m being a positive whole number chosen according to the final resolution desired, and a being a positive whole number including all values from 0 to (m-1) included.
6. Device of claims 1 to 5, characterised in that the second means (11) for signal comparison (S) with each of the 2m-1 thresholds (-Lj) and (Lj) issued from the second generation means (10), supply 2m binary signals (Bj), from (B1) to (B2m) respectively corresponding to the comparison of the signal (S) with each of the thresholds (-Lj) and (Lj) taken in ascending order from the threshold (-Lj) of the lowest level to the threshold (Lj) of the highest level, and which respectively take the value 0 when the instantaneous value of the signal (S) is lower than the comparison threshold considered, and the value 1 when this instantaneous value is respectively greater than this same threshold value.
7. Device of claims 1, 5 and 6, characterised in that the second means (12) for combining binary signals (Bj) supplied by the second comparison means (11) are composed by a logic operator performing the Boolean operation: (NOT B1) OR (B2 AND NOT B3) OR ... (B2m-2 AND NOT B2m-1) OR B2m which supplies a high resolution output signal (V2) on a second output channel of the resolution multiplying device, composed of a series of 2m*n periods of a squared signal of π/(m*n) period length.
8. Device of claim 7, characterised in that when the signal (S) transits between two adjacent portions of the signals (Si) and produces via the comparison means (11) and the combination means (12), at angles corresponding to these transitions, artefacts in the middle of the spaces distant by π/N of the output signal (V2) : the sinusoidal signals (Si) issued from the generation means (3) are each compared with the highest level threshold (Lj) for which a is equal to (m-1), in third comparison means (13) to supply 2n rectangular signals (C1) to (C2n) respectively corresponding to the comparison of the signals (Si) from (S1) to (S2n) at the said threshold, and which take the value 0 when the instantaneous value of the signal (Si) is lower than the comparison threshold considered, and the value 1 when this instantaneous value is respectively greater than this same threshold valuea logic operator(14) performs the following Boolean operation on these signals (Ci) issued from the comparison means: (C1 AND C2) ... OR (Ci+1) OR (Ci+1 AND Ci+2) ... OR (C2n AND C1) which supplies a signal (V3) composed by a series of 2n spaces distant by π/n and centred precisely on the spaces of the signal (V2) with an artefact; a third logic operator OR (15) combining these two logic signals (V2) and (V3) according to the logic operation: (V2) OR (V3) to provide an output signal (V4) on a second channel of the device with 2m*n periods of a squared signal of π/m*n period length.
9. Device of claim 1, characterised in that the generation means (3) generate, in addition to the 2n signals (Si), sinusoidal signals of the same amplitude A, centred on the same origin as the signals (Si), these additional signals and the 2n signals (Si) being regularly offset and in that the entry means (6) enter for the envelope (E) the maximum envelope of all of these additional signals and the 2n signals (Si).
10. Device of claim 9, characterised in that the first threshold generation means (7) generate a first series of thresholds (Li) and (-Li) defined by the formula: Li = 2a/2m * E sin π/2n when the value of the envelope (E) entered by the entry means (6) on a large number of sinusoidal signals can be considered as constant and equal to A in relation with the output precision demanded, m being a positive whole number chosen according to the final resolution desired and a being a positive whole number including all values from 0 to (m-1) included.
11. Device of claims (1) or (1 and 9) characterised in that the first threshold generation means (7) generate a second series of thresholds (Lj) and (-Lj) defined by the formula: Lj = (2a+1)/2m * E sin π/2n when the value of the envelope (E) entered by the entry means (6) on a large number of sinusoidal signals can be considered as constant and equal to A in relation with the output precision demanded, m being a positive whole number chosen according to the final resolution desired and a being a positive whole number including all values from 0 to (m-1) included.
12. Device of claim 1, characterised in that the sign of the magnetic encoder movement is permanently fixed in identifying the succession of sinusoidal signals (Si) which appear for a direction of movement from 0 to 2Ï€ radians conventionally selected with respect to the geometrical locations of the two analogue sensors (1 and 2).
13. Device of claims 2 and 5, characterised in that the threshold generation means can be made using voltage splitters.
Description:
L'invention concerne un circuit de multiplication de la résolution de signaux électriques, particulièrement émis par des capteurs de vitesse et de déplacement. Les capteurs de vitesse ou de déplacement sont généralement réalisés à partir d'un codeur magnétique multipolaire mobile et d'un capteur à sortie digitale à effet Hall ou à magnétorésistance, et présentent une faible résolution. Actuellement, un premier procédé connu pour augmenter la résolution des capteurs de vitesse ou de déplacement consiste à diminuer la longueur de la période polaire du codeur. Cependant, l'augmentation du nombre de périodes ainsi obtenu est limitée par l'affaiblissement du champ magnétique disponible vu par le capteur, affaiblissement que l'on doit alors compenser en diminuant l'entrefer entre le capteur et le codeur. Pour des raisons de disponibilités d'espace, cette compensation n'est pas toujours possible, ou bien oblige à augmenter la précision de l'assemblage des pièces mettant en relation le capteur et le codeur, ce qui entraine un surcoût de réalisation. Un second procédé connu consiste à ajouter des capteurs digitaux supplémentaires dans l'intervalle d'une période magnétique du codeur, qui fournissent un nombre élevé d'indications digitales de sortie. Ce procédé est limité par la place disponible, et induit une augmentation du coût de réalisation. De plus, lors des élévations de température, les dérives différenciées des points de commutation des capteurs digitaux conduisent à des signaux de sortie peu précis, voire aberrants, ce qui entraîne une diminution de la fiabilité. La demande de brevet européen EP 0684 455 A1, au nom de S.N.R. ROULEMENTS, décrit un multiplicateur de résolution utilisant deux capteurs analogiques positionnés à 90 degrés électriques, munis de moyens de maintien de maxima et de minima et de moyens de génération de seuils à partir des valeurs maximales et minimales. Ce procédé n'est opérationnel que lorsque les signaux vus par les capteurs ont au moins atteint ces valeurs extrêmes, de sorte qu'à la mise en route du dispositif multiplicateur, aucun signal de sortie n'est valide. Un autre inconvénient de ce procédé apparaît pendant les déplacements à vitesse très lente, au cours desquels les moyens de maintien des maxima et des minima, constitués de dispositifs à constante de temps, n'assurent pas leurs fonctions de façon satisfaisante. Le but de la présente invention est de pallier ces inconvénients, en proposant un dispositif de multiplication de résolution et de détermination du sens de déplacement d'un capteur de vitesse et de déplacement, constitué par un codeur magnétique multipolaire mobile en face d'au moins deux capteurs analogiques fixes, délivrant des signaux sinusoïdaux d'amplitudes maximales égales, centrés sur une même valeur de référence, déphasés de π/2 radians électriques, caractérisé en ce qu'il comprend : - des moyens de génération de 2n signaux sinusoïdaux S i , de même amplitude, de même valeur de centrage que les signaux délivrés par les capteurs analogiques, déphasés de π/n les uns par rapport aux autres; - des moyens de multiplexage analogique des 2n signaux S i délivrant un signal S constitué par la succession de 2n portions de signaux S i déphasés de π/n et dont l'amplitude est comprise entre deux valeurs: A * sin(-π/2n) et A * sin(π/2n); - des moyens de saisie de l'enveloppe maximale E des 2n signaux S i ; - des premiers et des seconds moyens de génération de respectivement (2m-1) seuils (L i ) et (-L i ) et 2m seuils (L j ) et (-L j ) de commutation proportionnels à l'enveloppe E; - des premiers et seconds moyens de comparaison du signal S avec respectivement chacun des seuils (L i ), (-L i ) et (L j ), (-L j ) issus des premiers et seconds moyens de génération, délivrant des signaux binaires A i et B j ; - des premiers et des seconds moyens de combinaison des signaux binaires A i et B j délivrant respectivement un signal V 1 et V 2 , constitués chacun de 2m*n périodes d'angles de valeur π/m*n, décalés angulairement de π/4m*n. Selon une autre caractéristique de l'invention, les premiers moyens de génération de seuils de commutation génèrent (2m-1) seuils L i définis par la formule : L i = ± E * tg[π/2n * 2a/2m] m étant un nombre entier positif choisi en fonction de la résolution finale désirée, et a étant un nombre entier positif prenant toutes les valeurs entre 0 et (m-1) et représentant chacun des 2m-1 seuils L i de commutation. Selon une autre caractéristique de l'invention, les seconds moyens de génération de seuils de commutation génèrent 2m seuils L j définis par la formule : L j = ± E * tg[π/2n * (2a+1)/2m] m étant un nombre entier positif choisi en fonction de la résolution finale désirée, et a étant un nombre entier positif prenant toutes les valeurs entre 0 et (m-1) et représentant chacun des 2m seuils L j de commutation. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description d'un exemple de réalisation du dispositif illustrée par les figures suivantes qui sont : la figure 1 : un schéma électronique fonctionnel d'un dispositif selon l'invention; les figures 2 à 6, et 8 à 12 : des représentations graphiques des signaux issus des blocs fonctionnels du dispositif de la figure 1; les figures 7 et 13 : des représentations graphiques des signaux haute résolution en sortie du dispositif selon l'invention. L'invention propose la réalisation d'un dispositif de multiplication de résolution d'un codeur magnétique multipolaire, de type à effet hall ou à magnétorésistance par exemple, utilisant au moins deux capteurs analogiques fixes, déphasés électriquement de π/2 radian en relation avec les polarités du codeur, dont les signaux sinusoïdaux, de même amplitude, sont centrés sur la même valeur de décalage d'origine prise comme zéro de référence. Comme le montre la figure 1 qui est un schéma électronique fonctionnel d'un dispositif selon l'invention, les capteurs analogiques 1 et 2 envoient des signaux sinusoïdaux S 1 et S 2 respectivement, de même amplitude A, de même période P et déphasés électriquement de π/2 radian, sur l'entrée de moyens 3 de génération d'un nombre égal à 2n signaux sinusoïdaux, n étant un nombre entier positif égal ou supérieur à 2, dans un intervalle électrique égal à 2π radians. Les figures 2 à 7 sont les représentations graphiques des signaux délivrés par les blocs fonctionnels du dispositif selon la figure 1, en fonction de la position angulaire Θ du codeur par rapport aux capteurs, dans l'exemple particulier non limitatif où n est égal à 2. La figure 2 représente les 2n signaux sinusoïdaux, référencés S i avec i compris entre 1 et 4, qui ont la même amplitude A et la même période P = 2π que les signaux S 1 et S 2 issus des deux capteurs, sont centrés sur la même valeur servant de zéro de référence et sont déphasés électriquement deux à deux consécutivement de π/n radian, soit π/2. Le signe du déplacement du codeur magnétique est fixé définitivement en identifiant la succession des signaux sinusoïdaux apparaissant pour un sens de déplacement de 0 à 2π radians choisis conventionnellement par rapport aux situations géométriques des deux capteurs analogiques 1 et 2. Les 2n signaux sinusoïdaux S i , i étant un nombre entier compris entre 1 et 2n, issus des moyens 3 de génération, sont envoyés sur des moyens 4 de comparaison de la valeur instantanée de chacun des signaux à chacune des (2n-1) autres valeurs instantanées de ces signaux. Ces moyens 4 de comparaison sont connectés à des moyens 5 de multiplexage analogique des 2n voies attribuées à chacun des 2n signaux sinusoïdaux issus des moyens 3 de génération. Les moyens 4 de comparaison servent de commande de commutation aux moyens 5 de multiplexage, qui commutent successivement d'un signal identifié au signal identifié suivant, déphasé de π/n, dès que leurs valeurs absolues respectives sont égales. Ainsi, le signal résultant S est constitué par la succession de 2n portions de signaux déphasés de π/n dans l'intervalle électrique (0,2π), dont l'amplitude est comprise entre deux valeurs qui sont : A * sin(-π/2n) et A * sin(π/2n). Les figures 3a à 3d sont les signaux issus des moyens 4 de comparaison dans l'exemple particulier de 4 signaux S 1 à S 4 comparés successivement les uns aux autres. Ainsi, le signal de la figure 3a correspond à la détection de la valeur du signal S 2 supérieure à la valeur du signal S 3 et inférieur à la valeur du signal S 1 , entre les angles Ѳ 0 =0 et Ѳ 1 =π/4 d'une part, et Ѳ 7 =7π/4 et Ѳ 8 =2π d'autre part, de l'intervalle angulaire (0,2π), de telle sorte que seule la voie des moyens de multiplexage dédiée au signal S 2 est activée. La figure 3b correspond à l'intervalle électrique entre Ѳ 1 =π/4 et Ѳ 3 =3π/4, pendant lequel S 3 est supérieur à S 4 et inférieur à S 2 , afin que seule la voie dédiée au signal S 3 soit activée. La figure 3c correspond à l'intervalle électrique entre Ѳ 3 =3π/4 et Ѳ 5 =5π/4, pendant lequel S 4 est supérieur à S 1 et inférieur à S 3 , activant alors la voie dédiée au signal S 4 , et enfin la figure 3d correspond à l'intervalle électrique entre Ѳ S =5π/4 et Ѳ 7 =7π/4, pendant lequel S 1 est supérieur à S 2 et inférieur à S 4 , pour activer la voie dédiée au signal S 1 . On constate que cette commande n'intervient que pour un seul intervalle représentant un angle électrique de π/n, soit π/2 dans cet exemple, sur la période (0,2π). Les 2n sorties des moyens 5 de multiplexage sont connectées en parallèle, c'est pourquoi le signal S en sortie est constitué par une succession de 2n signaux S i ', correspondant chacun à un des signaux Si. Dans le cas particulier où n=2, le signal S est constitué, dans l'intervalle angulaire (0,2π), des quatre portions S' 1 à S' 4 appartenant chacune à un des quatre signaux S 1 à S 4 , dont l'amplitude est comprise entre A * sin(-π/4) et A * sin(π/4), reliées de proche en proche par des transitoires de commutation figurés en ligne verticale comme le montre la figure 4. Simultanément, les moyens 3 générateurs des 2n signaux S i déphasés de π/n sont connectés à des moyens 6 de saisie de la valeur instantanée de l'enveloppe maximale E de ces 2n signaux constituée par la valeur instantanée la plus élevée des signaux. A partir de cette enveloppe E, des moyens 7 de génération de seuils produisent une première série L i de seuils de commutation, proportionnels à l'enveloppe E et définis par la formule (1) : (1) L i = E * tg[π/2n * 2a/2m] avec m: nombre entier positif choisi en fonction de la résolution finale désirée, et a: nombre entier positif prenant toutes les valeurs de 0 à (m-1). Ils produisent également une seconde série -L i de seuils de commutation symétriques des seuils L i par rapport au zéro de référence, qui est la valeur de centrage des signaux sinusoïdaux d'origine. La figure 5 est une représentation graphique du signal S issu des moyens de multiplexage, selon l'exemple non limitatif de réalisation où n est égal à 2 et m est égal à 3, et des 2m-1=5 seuils L i et -L i qui sont égaux à : L i a=2 = E*tgπ/6 L i a=1 = E*tgπ/12 L i a=0 = 0 - L i a=1 = -E*tgπ/12 - L i a=2 = -E*tgπ/6 Le signal S est compris entre une succession de domaines bornés par les seuils de commutation: [S < -L i a=m-1 ] ; [-L i a=m-1 < S < -L i a=m-2 ] ;...; [L i a=m-2 < S < L i a=m-1 ] ; [L i a=m-1 < S] et à chacun desquels on affecte définitivement une valeur binaire, différente de ses voisins immédiats, égale à 0 quand la valeur instantanée du signal S est inférieure à la valeur des seuils et égale à 1 quand cette valeur est supérieure à ces mêmes valeurs de seuils. Pour cela, des moyens 8 de comparaison connectés en sortie des moyens 7 de génération de seuils, comparent la valeur instantanée du signal S, appartenant à la succession des 2n portions de signaux déphasés de π/n, dans l'intervalle électrique (0,2π), à la valeur des seuils de commutation -L i et L i pris dans leur ordre croissant de valeurs et délivrent 2m-1 signaux carrés Ai, i étant un entier valant de 1 à 2m-1, soit de A1 résultant de la comparaison du signal S avec le seuil -L i a=m-1 , à A 2m-1 résultant de la comparaison du signal S avec le seuil L i a=m-1 , qui prennent respectivement la valeur 0 quand la valeur du signal S est inférieure à la valeur du seuil considéré et la valeur 1 quand la valeur instantanée du signal S est supérieure à cette même valeur de seuil. Puis les 2m-1 signaux délivrés par les moyens 8 de comparaison sont combinés par un opérateur logique 9 effectuant l'opération Booléenne suivante: (A 1 ET NON A 2 ) OU (A 3 ET NON A 4 )... ... OU (A 2m-3 ET NON A 2m-2 ) OU A 2m-1 qui produit, sur une première voie de sortie du dispositif de multiplication de résolution, un signal de sortie V 1 haute résolution composé d'un nombre 2m*n périodes d'un signal carré, dans l'intervalle d'une période P égale à (0,2π) du signal envoyé par un des capteurs analogiques 1 ou 2 et comprend alternativement des états hauts et des états bas, chacun de valeur angulaire égale à π/2m*n. Dans l'exemple particulier où n est égal à 2 et m est égal à 3, les moyens 8 de comparaison délivrent 2m-1 signaux carrés A i , avec i entier allant de 1 et 5, représentés graphiquement par la figure 6, qui prennent la valeur 0 quand la valeur instantanée du signal S est inférieure respectivement à la valeur des seuils -L i a=2 , -L i a=1 , 0, L i a=1 , L i a=2 , et la valeur 1 quand cette valeur instantanée est supérieure respectivement à ces mêmes valeurs de seuils. Ces moyens de génération de seuils peuvent être réalisées par des diviseurs de tension. Et l'opération Booléenne : (A 1 ET NON A 2 ) OU (A 3 ET NON A 4 ) OU A 5 produit le signal de sortie V 1 haute résolution représenté sur la figure 7. En même temps que la génération des premiers seuils de commutation L i et -L i par les moyens 7, des moyens 10 de génération délivrent à partir de l'enveloppe maximale E des signaux S i , deux autres séries de seuils L j et -L j , situés angulairement chacun au milieu de deux seuils consécutifs L i , afin d'obtenir, sur une seconde voie de sortie, un signal haute résolution en quadrature avec celui V 1 de la première voie. La valeur de ces seuils est exprimée par la formule suivante (2): (2) L j = E * tg[π/2n * (2a+1)/2m] a et m ayant la même définition que pour les seuils L i . Le paramètre a prenant toutes les valeurs de 0 à (m-1), il y a un nombre égal à 2m seuils qui sont, dans le cas où n=2 et m=3 : L j a=2 = E*tg5π/24 L j a=1 = E*tgπ/8 L j a=0 = E*tgπ/24 -L j a=1 = -E*tgπ/24 -L j a=2 = -E*tgπ/8 -L j a=2 = -E*tg5π/24 Le signal S, ainsi que l'enveloppe maximale E des signaux S i avec les différents seuils L j , sont représentés sur la figure 8. Les seuils -L j sont symétriques des seuils L j par rapport au zéro de référence des signaux sinusoïdaux S 1 et S 2 d'origine. Comme précédemment, les seuils de commutation L j encadrent des domaines successifs du signal S: [S < -L j a=m-1 ] ; [-L j a=m-1 < S < -L j a=m-2 ] ;...; [L j a=m-2 < S < L j a=m-1 ] ; [L j a=m-1 < S] à chacun desquels est affecté définitivement une valeur binaire, 0 ou 1, différente de celle des deux domaines situés de part et d'autre. Le signal S issu des moyens 5 de multiplexage est comparé, dans des moyens 11 de comparaison, à la valeur de chacun des 2m seuils de commutation L j et -L j , pris dans leur ordre croissant de valeurs, qui délivrent un nombre de signaux B j égal à 2m, soit les signaux allant de B 1 résultant de la comparaison du signal S avec le seuil -L j a=m-1 à B 2m résultant de la comparaison du signal S avec le seuil L j a=m-1 , qui prennent respectivement la valeur 0 quand la valeur instantanée du signal S est inférieure respectivement à la valeur du seuil considéré et une valeur égale à 1 quand cette valeur instantanée est supérieure à cette même valeur seuil. Les 2m signaux B j délivrés par les moyens 11 de comparaison sont envoyés sur un opérateur logique 12 effectuant l'opération Booléenne suivante: (NON B 1 ) OU (B 2 ET NON B 3 )... OU (B 2m-2 ET NON B 2m-1 ) OU B 2m qui produit un signal haute résolution V 2 , de période identique au signal V 1 , déphasé de celui-ci d'une valeur angulaire de π/2m*2n. Dans le cas particulier où n est égal à 2 et m est égal à 3, les moyens de comparaison délivrent 6 signaux B 1 , B 2 , B 3 , B 4 , B 5 et B 6 , représentés sur la figure 9 qui prennent la valeur 0 quand la valeur instantanée du signal S est inférieure respectivement à la valeur des seuils -L j a=2 , -L j a=1 , -L j a=0 , L j a=0 , L j a=1 , L j a=2 , et une valeur égale à 1 quand cette valeur instantanée est supérieure respectivement à ces mêmes valeurs de seuils. Puis les 2m signaux Bj, délivrés par les moyens 11 de comparaison, sont combinés dans l'opérateur logique 12 effectuant l'opération Booléenne suivante : (NON B 1 ) OU (B 2 ET NON B 3 ) OU (B 4 ET NON B 5 ) OU B 6 pour donner le signal V2 représenté sur la figure 10, déphasé du signal V1 d'une valeur angulaire de π/2m*2n, soit π/24. Il est possible de constater, dans certains cas en raison de la vitesse des bascules des moyens de multiplexage, que les parties du signal S correspondant aux transitoires de commutation qui relient entre eux les 2n segments du signal S issus des 2n signaux sinusoïdaux Si, produisent, par l'intermédiaire des moyens des comparaison 11 et l'opérateur logique 12, des changements d'états transitoires aux angles correspondants, créant des artefacts en milieu de créneau du signal V 2 . Dans l'exemple particulier où n=2, les artefacts apparaissent, comme le montre la figure 10, aux angles Θ1 = π/4, 83 = 3π/4, Θ5 = 5π/4 et Θ7 = 7π/4. Afin de supprimer les artefacts du signal V 2 , les 2n signaux S i sinusoïdaux, issus des moyens de génération 3 et déphasés de π/n, sont comparés chacun, dans des moyens 13, au seuil L j a=m-1 pour délivrer 2n signaux rectangulaires C i , avec i entier compris entre 1 et 2n, correspondant respectivement aux comparaisons des 2n signaux S1, S2, ... S2n avec le seuil L j a=m-1 , qui prennent une valeur 1 quand la valeur du signal Si correspondante est supérieure à la valeur de seuil L j a=m-1 et la valeur 0 quand la valeur du signal Si correspondante est inférieure à ce même seuil. La figure 11 est la représentation graphique de ces 2n signaux dans le cas où n=2, constituée par quatre signaux C 1 à C 4 . Un opérateur logique 14 opère ensuite sur ces signaux issus des moyens 13 de comparaison, une opération booléenne selon la formule suivante: (C 1 ET C 2 ) OU... (C i ET C i+1 ) OU (C i+1 ET C i+2 ) ... OU (C 2n-1 ET C 2n ) OU (C 2n ET C 1 ) afin de délivrer un signal V 3 constitué par une série de 2n créneaux, de même état binaire et de même valeur angulaire que les créneaux du signal V 2 et centrés précisément sur les créneaux du signal V 2 perturbés par les artefacts, aux angles Θ 1 , Θ 3 , Θ 5 et Θ 7 . La figure 12 montre le signal V 3 obtenu en sortie de l'opérateur Booléen 14, dans le cas particulier où n est égal à 2 avec l'opération logique : (C 1 ET C 2 ) OU (C 2 ET C 3 ) OU (C 3 ET C 4 ) OU (C 4 ET C 1 ) Ces deux signaux logiques V 2 et V 3 sont combinés dans un troisième opérateur logique (OU) 15 pour donner le signal de sortie V 4 sur une seconde voie du dispositif de multiplication de résolution. Ce signal de sortie V 4 haute résolution est comme le signal V 1 , composé de 2m*n périodes d'un signal carré, dans l'intervalle d'une période (0,2π) du signal issus d'un des capteurs analogiques 1 ou 2 et est déphasé de π/(2m*2n) par rapport au signal V 1 . La figure 13 représente le signal V 4 dans le cas particulier où n est égal à 2 et m est égal à 3, déphasé d'une valeur de π/24 par rapport au signal V 1 représenté en figure 7. la combinaison des signaux V 1 et V 4 par un opérateur logique (OU EXCLUSIF), non représenté sur la figure 1, peut selon l'art antérieur, donner un signal de sortie unique à résolution double de l'un ou l'autre des signaux V 1 ou V 4 . Dans certains cas, il peut être intéressant de choisir une valeur du nombre n de signaux générés suffisamment élevée pour que la valeur de l'enveloppe maximale E soit considérée comme constante et égale à l'amplitude A des deux signaux sinusoïdaux issus des deux capteurs analogiques, avec ∈ pour écart maximum entre l'enveloppe E et l'amplitude constante A défini, en pourcentage par rapport à A, par: ∈ = [1- cosπ/2n]*100. Par exemple, pour n = 8, ∈% = 1.9% Si l'écart ∈ est suffisamment petit et en relation avec la précision demandée aux signaux de sortie, les valeurs des seuils de commutation L i et L j s'expriment par : L i = + _2a/2m * E * sin(π/2n) L j = + _(2a+1)/2m * E * sin(π/2n) a et m ayant les mêmes définitions que précédemment. Pour travailler sur des niveaux de tension élevés, on peut amplifier les signaux de sortie des capteurs analogiques et les niveaux des seuils de commutation dans le même rapport d'amplification. Il peut être avantageux de créer un nombre de signaux sinusoïdaux supérieur à 2n pour établir une enveloppe maximale E avec une bonne précision et, par contre, de n'utiliser que 2n signaux pour établir le signal S en sortie des moyens de multiplexage.
<- Previous Patent (METHOD AND DEVICE FO...) | Next Patent (LASER-BASED FORWARD ...) ->
Copyright 2004-2007 FreePatentsOnline.com. All rights reserved.
Contact us. Privacy Policy & Terms of Use.
ðàçäåëû
àýðîãðàôèÿ
ýëåêòðîïå÷ü dimplex model elba
ýäàñ-934 àäåíîìà ïðåäñò.æ-çû
ôèðìåííûé ôëàã
êóïèòü ïàðîâàðêà
êðàñêà ðæàâ÷èíà
nokia 3230 êóïèòü
òîíèðîâêà
ðàñòâîðèòåëü 646
çàëîã êîñòðîìà
ãåðá îáëàñòü
àðõèòåêòóðíûé âèçóàëèçàöèÿ
snr roulements